职业的结构，将其从摩尔定律的捆绑和少量代工厂的霸权中解放出来吗？或许，就像之前的薄膜混合物和multi-die封装相同，或许会涣散到几个运用范畴，危险和本钱都是可控的。 Chiplet走向的决定要素首要由三个敞开性问题来确认：KGD、互连，以及架构。

　　简略来说，KGD（known-good-die）是一个乘法问题。一个SiP（system-in-package）中正常运转的或许性小于每个在SiP中独立作业的die运转正常的概率的乘积。这个数字跟着SiP中die数量的添加而急剧减小。处理计划是只运用你知道悉数作业正常的芯片，即KGD。

　　问题在于，没有所谓的KGD。反常的die会通过测验进程混入。Die在处理进程中或许会遭到危害，或在测验后呈现毛病。或许它们可以独立作业时是正常的，但在某种特别的电压和温度组合下，在体系中无法正常作业。熵会像粮仓中的老鼠相同吞噬掉SiP的良率。

　　关于chiplet开发者来说，首道防地是充分运用现有的测验技能。现在，SoC的规划者有必要在测验上做出退让。他们一般以选用SoC中运用的IP所顺便的测验办法开端，有时也以选用这些测验办法完毕，然后或许会添加更多的测验。可是，由于芯片在测验上花费的时刻或许会占总本钱的很大一部分，规划者有必要在测验覆盖面和本钱之间取得平衡。

　　关于chiplet来说，状况有些不同。SiP一般无法通过低本钱的办法来立异，替换掉有缺点的die，他们有必要作废。所以，SiP开发者或许会接受chiplet的高单价，以取得较低的毛病率，然后削减十分贵重的SiP的作废率。

　　这意味着chiplet供货商，特别是那些chiplet或许在同一个SiP中被屡次运用的供货商，可以投入更多的精力去取得超卓的测验覆盖率，并可以回收这部分本钱。他们也可以在内置自测中投入更多，不只用于现在常用的内存，还用于逻辑和模仿电路。

　　Chiplet供货商也可以投入更多的精力进行毛病剖析。一般，测验电路一切或许呈现的失效是不可行的，除了短路或开路，或许死掉的晶体管，还有许多或许的毛病，一切这些都需求不同品种的测验程序。但假如规划者可以剖析芯片毛病并找到根本原因，他们一般可以保证这些毛病不会被测验漏掉。他们乃至能开宣布可以猜测chiplet后生命周期内的未来毛病的测验。

　　作为最终一道防地，chiplet规划者可以创立自我确诊和自我修正功用的die。这项技能现已存在，至少在研讨生论文和要害使命体系中存在。但它一般不被以为值得耗费很多的die面积。不过，假如自我修正技能能使价值数千美元的SiP免于作废，这种主意或许会改动。

　　一旦你有了良品die，下一个应战便是互连。在SiP中，互连的最大问题是永久不行，衔接不行、带宽不行、传达推迟不行小、刚性缺乏以接受机械冲击和振荡、热导性缺乏以来协助冷却chiplet，热膨胀性缺乏，以避免组件歪曲。或许，更精确地说，这些约束严峻约束了架构师怎么将SiP区分为chiplet。这些问题推动了chiplet装置基板的继续立异。

　　现在，首要基板资料是有机原料，是single-die传统封装运用的资料的连续。从原资料到印刷和拼装设备到拼装服务的供给链都是老练的。有机资料在互连线的精密程度和间隔，以及互连凸点的严密程度方面存在固有的局限性。别的，这种资料的柔韧性较差，热膨胀系数也与硅相去甚远。这些特性约束了可安全拼装的multi-die的尺度和杂乱性。

　　现在的首要代替品是硅基板。你可以运用IC制作工艺的一种版原本制作硅基板，一般被称为interposer，这种工艺可以打印出极端精密的特征，并能很好地操控电气特性。但这种先进的封装技能只要少量几家供货商，首要是最先进的代工厂。据报道，假如可以批量生产，仅基板的价格就或许超越1,000美元。

　　为寻求中心地带，Intel正在研讨玻璃资料。在最近对剖析师和媒体的一次讲演中，Intel的Pooya Tadayon解说说，玻璃比有机资料更硬，热膨胀性挨近硅，可以完成十分精密的互连功用和安稳的大型组件。他估计玻璃将在本十年的下半段成为有机物的代替品。玻璃也为Intel的另一种技能途径打开了大门：在基板中参加光波导，将chiplet上的硅光子收发器互连起来。光互连可以大大提高互连数据传输速率。

　　光互连或许协助处理的另一个问题很少被评论，但却像迫临的风暴相同在地平线上若有若无。那便是安全性。一旦将体系分割成chiplet，就会使一些要害数据通道暴露在不速之客的勘探和调查之下。从技能上讲，单片SoC也是如此，但只要在装备精良的毛病剖析实验室中才干做到，并且还要支付巨大的尽力。在某些运用中，歹意方或许会从SiP中提取他们无法从平等SoC中获取的数据或代码，这一点令人深感忧虑。这种或许性或许会迫使架构师们仔细考虑诸如在SiP内部进行加密数据传输等安全措施，这对功用和chiplet的die面积都有影响。

　　寻觅最佳基板的进程中，还有另一个使命：如安在互连中传输信息。你传输数据的办法会影响到基板的需求和体系架构师如安在chiplet之间区分规划。

　　最显着的办法是将chiplet看作SoC上的IP模块。你可以在die上用独自的线路衔接IP模块，用于时钟和操控等信号，并用宽并行总线衔接数据。在一个die上，你可以依据带宽需求来调整总线的宽度。那么为什么不用相同的办法衔接chiplet，运用独自的线路衔接时钟和操控信号，然后运用宽总线进行数据传输呢？

　　假如十分当心，这种办法在时钟和操控信号方面效果很好。可是，即便运用了先进的封装，die之间的互连长度也要比die上的互连长度大得多，因而，速度更慢、功耗更高。这些独自的时钟和操控信号将输出到驱动焊盘，占用空间和功耗。并且，触摸特定chiplet的互连线数量适当有限，尤其是有机基板。因而，假如你真的想在一个小chiplet上布线条，那将会很困难，乃至不或许。

　　还有另一个问题。当你通过并行总线发送原始数据时，接纳器有必要比及一个给定传输的一切比特都抵达后，才干从总线上读取数据。可是，总线越长（die之间的间隔或许是几毫米或厘米）最快和最慢的比特之间或许会有更大的误差。必要的等待时刻会减慢总线周期，然后下降带宽。因而，虽然将chiplet视为在on-die的IP是合理的，但或许并不实践。

　　还有一个便当的类比。为什么不把chiplet当作电路板上的独立芯片呢？计算机职业现已有了一种广泛运用的封装间传输规范，PCIe（Peripheral Component Interconnect Express）总线。PCIe通过将并行的信号束转化为串行的脉冲，对其进行编码，并通过特别的高速串行发射器以比并行总线更高的每秒符号率将其发射出去，克服了拥塞和时序的问题。接纳器在另一端解码传入的波形，重建脉冲，并将它们转化回并行比特。PCIe通过运用多通道此类串行收发器，可完成极高的数据传输速率，而串行-并行转化和编码/解码的推迟本钱并不高。

　　可是，PCIe是为在厘米级间隔的电路板上运用而开发的，而不是在毫米级的基板上运用。它抛弃了速度和功率来交换间隔。因而，一个新的职业联盟，包含AMDARM、Intel、Nvidia、Qualcomm、Samsung和TSMC等重要玩家，正在将PCIe的概念适应到先进封装的电气环境，并尽或许地依靠现有的协议。效果便是UCIe（Universal Chiplet Interconnect express），方针是成为SiP中chiplet之间衔接的规范，虽然现在它并不包含某些要害需求，如与某些类型内存芯片的衔接。该规范的方针是完成高数据传输速率和低单位比特传输能耗。但一些规划人员注意到，该规范对引脚的运用适当奢华。

　　一起，还有其他一些作业正在进行中。例如，Open ComputeProject包含另一个物理层想象，即chiplet间高速接口的BoW（Bunch of Wires）规范。草创公司Eliyan开发了Nulink，这是BoW的进化版别。Nulink的方针是削减所需的die面积、chiplet间互联数量以及能耗。Nulink本质上是协议无关的，可以在同一物理层上完成UCIe协议、内存协议和专有协议。此外，虽然Nulink可以运用先进封装的优势，但它是为在电气特性不太抱负的有机基板上运用而开发的。

　　架构师或许会对这些计划提出对立定见，由于推迟。SoC中各功用块之间的并行衔接，从一个功用模块发送信号到另一个功用模块接纳信号之间的推迟十分小。EDA东西会集的守时剖析东西可以轻松处理这种推迟。

　　可是，将并行信号转化为串行脉冲流、编码该流、将其从一个chiplet传输出去、在另一个chiplet接纳它、解码它、并将脉冲流通化回并行数据所需的时刻，或许比只是将一个信号从一个chiplet传输到另一个chiplet的时刻要长得多，并且或许改变不定。假如一个体系的分区办法使其功用对这些互连推迟十分灵敏，那么它的功用就会很差。

　　另一方面，许多SoC今日运用NoC（network-on-chip）来衔接功用模块，而不是点对点并行总线。虽然NoC自身也有推迟，但这比chiplet间互联的推迟要小得多，原因也不同。但SoC架构师现已找到了许多办法，使他们的规划可以接受这些网络推迟。事实上，即便是在处理器子体系中，模块之间的推迟往往也比模块之间的数据传输速率重要得多。因而，有理由信任，即便chiplet间的一些途径需求十分高的数据传输速率，互连推迟也纷歧定会成为SiP功用的约束要素。

　　关于期望处理特定互连问题的SiP规划人员来说，丰厚的互连代替计划将是一大助力。但它或许会阻止芯片商场的久远开展。

　　DARPA开端想象的，也是许多chiplet倡导者仍在想象的chiplet商场，与其时的中型集成电路商场十分类似：体系规划人员可以从中挑选各种功用的chiplet，依据需求进行摆放，而不用忧虑接口兼容性问题。当然，这种想象依靠于存在一个或几个特定运用的规范chiplet互连计划。假如每个chiplet供货商都挑选支撑他们想要的任何物理层和协议，或许假如每个chiplet都有必要支撑一系列竞赛技能，商场就会遭到阻止。相同，假如一个规范安排企图满意各方的需求，那么该规范将变得过于杂乱。

　　在这个狭隘的通道中飞行是一种极大的应战，但并非不或许。可以说，PCIe通过几代做到了这一点，不过，假如没有Intel其时在PC和服务器中的主导地位，PCIe能否做到这一点仍是一个无法回答的问题。一个或许不太恰当的类比或许是NoC商场，一个巨大的主意导致了很多不兼容的架构的呈现，以至于没有一个网络成为规范。

　　假如成功，chiplet规划师将具有一个宽广、健康的规范产品die商场。假如互连范畴紊乱，那么或许只能为每个特定的SiP规划开发定制的chiplet，这使得chiplet供货商和SiP开发者更难以证明他们的规划本钱的合理性，并从经历曲线中获益。只要时刻能告知咱们答案。

　　？期望高人能从定性和定量两方面来剖析剖析。比方：当sin(ωt)增大的时分

　　？在AI作为要害驱动力的效果下，工厂会变得更灵敏更定制化。这方面以及有一些国家（比方美国、我国）和公司开端争先恐后。可是绝大部分国家和公司对此依然认知缺乏，或许才能缺乏

　　？咱们并没有切当答案。可是咱们乐于具有更强壮的查找引擎，让咱们在不同的场景、不同的产品或不同的交互界面里，可以看见、听见和感遭到。查找，将会无处不在。

　　？人工智能、大数据、物联网、5G等新技能正在深度赋能医疗范畴，也为民众日子供给了极大便当。

　　？人工智能、大数据、物联网、5G等新技能正在深度赋能医疗范畴，也为民众日子供给了极大便当。

　　FPGA或许DSP，在这些器材中，定点运算是肯定的干流！定点运算的功用

　　？ /

　　怎么规划可以完成 IIoT 中工业 4.0 数据处理优化的模块化叠加网络